《半導體集成電路》是西安電子科技大學微電子學院的在職研究生重要考試科目，微電子學院現(xiàn)設(shè)有2個博士學位授予學科、4個碩士學位授予學科和3個本科專業(yè)。其中，“微電子學與固體電子學”為國家重點學科、國家211工程建設(shè)重點學科、教育部“長江學者獎勵計劃”設(shè)崗學科，“微電子學”和“集成電路設(shè)計與集成系統(tǒng)”是國家質(zhì)量工程建設(shè)特色專業(yè)。西安電子科技大學碩士研究生考試科目《半導體集成電路》大綱如下：

　　一、考試的總體要求

　　1、考試范圍

　　教材第一章至第八章。

　　2、考試要點

　　1)數(shù)字集成電路設(shè)計中面對的主要問題

　　2)數(shù)字設(shè)計的質(zhì)量評價

　　3)CMOS版圖設(shè)計規(guī)則及工藝流程

　　4)封裝形式與電學參數(shù)

　　5)MOS晶體管工作區(qū)判斷與手工分析模型

　　6)MOS晶體管的等效電阻與動態(tài)特性

　　7)互連線的電阻電容與電感

　　8)導線模型

　　9)Elmore延時計算

　　10)CMOS反相器靜態(tài)特性

　　11)CMOS反相器動態(tài)特性

　　12)CMOS互補邏輯電路設(shè)計

　　13)CMOS傳輸門邏輯電路設(shè)計

　　14)時序電路的時間參數(shù)

　　15)靜態(tài)鎖存器和寄存器

　　16)流水線結(jié)構(gòu)

　　17)以單元為基礎(chǔ)的設(shè)計方法

　　18)半定制設(shè)計流程

　　3、分值比例

　　第一章：引論，分值15%

　　笫二章：制造工藝，分值10%

　　第三章：器件，分值10%

　　第四章：導線，分值10%

　　第五章：CMOS反相器，分值15%

　　第六章：CMOS組合邏輯門的設(shè)計，分值15%

　　第七章：時序邏輯電路設(shè)計，分值15%

　　第八章：數(shù)字IC的實現(xiàn)策略，分值10%

　　二、考試的形式與試卷結(jié)構(gòu)

　　卷分值：100分

　　考試時間：120分鐘

　　答題方式：閉卷

　　題型結(jié)構(gòu)：名詞解釋(20分)，簡答題(40分)，計算題4道(40分)

　　三、參考書目

　　《數(shù)字集成電路——電路、系統(tǒng)與設(shè)計》(第二版)，Jan M.Rabaey等著，周潤德等譯，電子工業(yè)出版社西安電子科技大學出版社，2010